基于合并同类项的矩阵乘法的运算核及芯片

本申请涉及一种基于合并同类项的矩阵乘法的运算核及芯片，主要包含数据复用的计算单元、数据映射单元以及基于加法树的多模式累加器。在不同精度模式下，该运算核的计算单元之间进行不同程度的数据复用，保证了最优的带宽利用率；并根据精度模式调整计算并行度，最大限度地利用了计算资源，支持多种精度的运算模式，满足不同应用场景的深度神经网络运算需求；再者，该结构简单灵活，硬件设计的复杂度小，硬件开销低。