一种并网模式下虚拟同步机的虚拟阻抗边界设计方法

本发明涉及电力技术领域，具体公开了一种并网模式下虚拟同步机的虚拟阻抗边界设计方法。本申请在并网模式下，分析了VSG的输出阻抗对功率传输能力、功率环的相位裕度、有功无功功率耦合以及内外环带宽的影响，建立了并网模式下的阻抗模型，推导出不同的约束条件下的阻抗边界的量化设计公式，进而绘制出了VSG的输出阻抗设计边界图。结合上述的阻抗边界条件，再综合具体工况分析，可以得到满足不同控制性能的合理直观的虚拟阻抗设计的取值范围。本申请所提出的输出阻抗边界可以提高VSG系统的有功无功控制性能、端口电压的精度以及系统的稳定性，对工程应用中VSG的虚拟阻抗设计提供了思路。