摘要
本发明属于数字芯片后端时序优化技术领域,具体涉及一种基于早期时钟树综合的时序优化方法,包括以下步骤:S1、常规时钟树综合数据准备;S2、根据S1的数据创建早期时钟树综合约束文件;S3、根据S1的数据自动生成时钟树延迟调整信息;S4、根据S3的延迟调整信息约束执行早期时钟树综合;S5、根据S4中数据创建时钟树综合约束文件;S6、将S5创建的时钟树综合约束文件导入带有早期时钟树信息数据的时钟树综合约束文件完成时钟树综合,然后执行后续布线流程和静态时序分析。本发明可以解决现有的时钟树调整方法效率较低的问题,并提高了芯片设计的自动化程度,使得芯片物理设计达到更好的时序优化结果,具有较好的市场应用前景。
技术关键词
时序优化方法
时钟树延迟
生成时钟
静态时序分析
时钟树单元
时钟树综合方法
时钟单元间距
标准单元
数据
绕线
报告
屏蔽线
数值
芯片
布线
分支