一种时钟调整电路、SOC芯片及电子设备

本申请涉及一种时钟调整电路、SOC芯片及电子设备，属于电子电路领域。时钟调整电路包括：第一时钟管理模块、第二时钟管理模块、第一时间数字转换器、第二时间数字转换器以及控制器。第一时钟管理模块被配置为调整输入时钟信号的相位延时，并基于调整后的输入时钟信号生成第一时钟信号。第二时钟管理模块被配置为调整输入时钟信号的相位延时，并基于调整后的输入时钟信号生成第二时钟信号。第一时间数字转换器被配置为检测输入自身的两时钟信号的相位差，得到第一检测值。第二时间数字转换器被配置为检测输入自身的两时钟信号的相位差，得到第二检测值。控制器被配置为基于第一检测值、第二检测值，调整第一时钟管理模块和/或第二时钟管理模块的相位延迟，以使第一时钟信号和第二时钟信号的相位同步。本申请能够减小芯片内部时钟之间的时钟skew(偏斜)。