时钟产生电路、芯片及电子设备

本申请提出一种时钟产生电路、芯片及电子设备，该时钟产生电路包括：逻辑处理模块以及两条时钟产生支路；逻辑处理模块用于将原始时钟信号分成两路时钟信号分别输入到两条时钟产生支路；时钟产生支路包括非交叠处理单元、电平转换单元以及反馈单元；其中，每条时钟产生支路中非交叠处理单元连接电平转换单元，电平转换单元连接反馈单元，其中一条时钟产生支路的反馈单元的输出端连接另一条时钟产生支路的非交叠处理单元的输入端；非交叠处理单元用于接收逻辑处理模块输出的一路时钟信号和反馈单元输出的反馈信号进行逻辑处理；电平转换单元用于将非交叠处理单元的输出信号进行电平升压，输出目标时钟信号。本申请中降低电路面积和延时。