一种版图结构、芯片及电子设备

本申请提供了一种版图结构、芯片及电子设备，该版图结构包括：2m个存储计算单元列，m为正整数；存储计算单元列包括2n个存储计算单元组，每2l个存储计算单元组中间设置有一个l+2级加法器，第k级加法器与对应的第k+1级加法器电连接，n为自然数，l为小于等于n的正整数，k为小于l的正整数；存储计算单元组包括两个存储计算单元、与存储计算单元对应的1级加法器以及2级加法器，两个存储计算单元上下排列，2级加法器设置在两个存储计算单元中间，1级加法器设置在对应的存储计算单元的左侧或右侧，存储计算单元与对应的1级加法器电连接，1级加法器与2级加法器电连接。