一种时钟检测与控制电路

本申请属于时钟检测技术领域，公开了一种时钟检测与控制电路，包括：内部晶振、时钟检测模块、时钟生成模块和时钟控制模块；内部晶振用于生成内部时钟，并发送到时钟检测模块；时钟检测模块用于接收内部时钟和主时钟，并基于内部时钟对主时钟进行丢失检测，将检测结果发送到时钟控制模块；时钟生成模块用于生成和主时钟相同的备用时钟，并发送到时钟控制模块；时钟控制模块在接收到主时钟丢失的检测结果时，输出备用时钟；以及，基于采样时钟对备用时钟进行采样，得到采样值；基于采样值判断备用时钟是否丢失，并在备用时钟丢失时进行告警。本申请能够实现备用时钟的切换和检测，不仅对时钟控制模块的面积要求小，且提高了芯片工作的稳定性。