SRAM物理不可克隆函数电路及设备

本申请涉及一种SRAM物理不可克隆函数电路及设备。包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块。在PUF控制信号有效时，通过供电控制模块使单端口SRAM存储器能够自动化的进行多轮上/断电操作，数据位加法器模块对单端口SRAM存储器的输出值进行累加，使能位加法器模块产生累加次数信号，多位选择器模块根据累加次数信号、单端口SRAM存储器的输出及使能位加法器模块的输出物理不可克隆随机值。自动化的多次累加SRAM物理不可克隆函数电路的随机输出值，大大提高了随机输出数据的稳定性。