一种数据同步方法、双核芯片、电子设备

本申请提供一种数据同步方法、双核芯片、电子设备，数据同步方法包括：触发第二处理器内核的中断，中断用于指示第二处理器内核执行数据处理操作并将执行后的数据结果赋值至共享的数据存储区；在数据结果赋值完成的情况下，利用第二处理器内核执行与第一处理器内核的数据读取指令对应的触发操作；利用第一处理器内核响应于触发操作，执行数据读取指令，以从共享的数据存储区读取数据结果；当数据结果读取完成后，自动触发第一处理器内核与读取完成相关的新的中断，新的中断用于指示第一处理器内核执行与数据结果对应的数据同步操作。本申请的技术方案能够缩短第一处理器内核在开始数据读取之前的中断等待时间，从而提高数据同步的及时性。