摘要
本公开提供了一种存内计算架构和整字节数据的处理方法,架构包括输入端口,用于获取待处理权重数据;第一驱动电路,与输入端口连接,用于接收输入端口输入的待处理权重数据,并将待处理权重数据输入多路开关选择模组;多路开关选择模组与第一驱动电路连接,用于根据第一控制信号选择第一目标开关组并控制第一目标开关组所包含的开关同时导通,将待处理权重数据传输至第一目标开关组对应的位线解码控制单元;位线解码控制单元,用于将待处理权重数据写入连续地址的存储单元;存储单元,用于存储待处理权重数据。应用本架构,一次性将整字节数据写入连续的存储单元,提高了存内计算架构写数据的速度,不需要额外的格式转换处理。
技术关键词
解码控制
多路开关
开关组
位线
端口
模组
数据存储单元
电路
信号
电子设备
芯片
模块
格式
速度
系统为您推荐了相关专利信息
数据采集模块
硬件系统
FPGA芯片
调试电路
复位电路
光伏发电站
仿真环境
仿真软件
变电站分布
电网结构
离散状态空间
连续状态空间
特征值分析方法
动态数学模型
风电场并网
虚拟局域网接口
MAC地址表
地址解析协议表项
端口
交换机
继电器单元
稳压单元
电源管理模块
控制芯片
稳压芯片