电压压降保护装置和方法

本公开涉及一种电压压降保护装置和方法，该装置包括：第一电平信号产生电路，用于接收时钟基准信号并根据时钟基准信号得到第一电平信号；时序延迟电路，用于接收第一电平信号并对第一电平信号进行延迟得到第二电平信号；时钟屏蔽电路，用于根据同一单位时长内的时钟参考信号的周期数与第二电平信号的周期数的差值，产生时钟屏蔽信号，其中，时钟屏蔽信号用于屏蔽芯片内核的部分时钟周期内的时钟信号，时钟参考信号为第一电平信号和时钟基准信号的其中之一。本公开能够及时地减小芯片内核的工作电流，进而间接地减小电压降的降幅，有助于电压设定值的降低，有助于芯片内核在牺牲较小时钟周期的基础上获得较大的VF效益。