沟槽超结MOSFET及其制备方法、芯片

本申请属于功率器件技术领域，提供了一种沟槽超结MOSFET及其制备方法、芯片，一方面通过在沟槽栅底部引入N型缓冲层，来提高沟槽超结MOSFET的耐压值，降低沟槽栅底部N型硅的电场集中；另一方面，通过在P柱和N柱之间引入绝缘介质层，来承担P柱和N柱之间PN结的电场集中，从而优化整个器件的电场分布，达到降低沟槽栅底部电场集中的目的。本申请基于这两方面的协同配合，有效降低了沟槽超结MOSFET沟槽栅底部的电场集中，解决了目前的沟槽超结MOSFET存在的沟槽栅底部电场集中的问题，提高了沟槽超结MOSFET的栅压稳定性，进而提高了器件的整体稳定性。