一种集成USB和RS485更新CYCLONE V程序的系统及方法

AITNT
正文
推荐专利
一种集成USB和RS485更新CYCLONE V程序的系统及方法
申请号:CN202410973450
申请日期:2024-07-19
公开号:CN118897684A
公开日期:2024-11-05
类型:发明专利
摘要
本发明涉及一种集成USB和RS485更新CYCLONE V程序的系统,DSP分别与通讯电路、拨码开关/键盘、FLASH存储器一、FLASH存储器二、JTAG下载接口一通过端口连接,FPGA分别与U盘读写电路、控制器读写电路连接、SDRAM存储器、FLASH存储器三、JTAG下载接口二,U盘读写电路包括USB芯片和U盘,USB芯片和U盘连接。本发明的优点是:利用现有的控制器读写电路和U盘读写电路,正式程序模式中控制器读写电路用于和其他设备电气设备通信,U盘读写电路用于故障录波;更新程序模式中,控制器读写电路和U盘读写电路能够分别实现FPGA程序的烧写,这样正式程序程序模式和更新程序模式都使用控制器读写电路和U盘读写电路,由于分时分别实现的,功能实现互不影响,结构简单。
技术关键词
FLASH存储器 FPGA芯片 SDRAM存储器 USB芯片 RS485芯片 通讯电路 程序 拨码开关 主控板 控制器 供电模块 U盘数据 通信接口 读取U盘 端口
系统为您推荐了相关专利信息
1
一种船舶远洋作业对岸数据传输过程中数据的压缩方法
开关量数据 FPGA芯片 数据分类 船舶信息技术 检测链路状态
2
一种适用于星载相控阵天线的波控组件
主控芯片 FPGA芯片 控制芯片 FPGA程序配置 指向角
3
一种USB通信方法及装置
全局时钟 USB通信方法 FPGA芯片 USB芯片 时钟管理器
4
基于FPGA动车组轴箱齿轮箱电机振动及温度数据采集电路
温度数据采集电路 动车组轴箱 齿轮箱电机 FPGA芯片 核心板
5
FPGA芯片的层次化静态时序分析方法及系统
FPGA芯片 功能模块 静态时序分析方法 FPGA时序分析 建模方法
添加客服微信openai178,进AITNT官方交流群
驱动智慧未来:提供一站式AI转型解决方案
沪ICP备2023015588号