摘要
本发明涉及一种集成USB和RS485更新CYCLONE V程序的系统,DSP分别与通讯电路、拨码开关/键盘、FLASH存储器一、FLASH存储器二、JTAG下载接口一通过端口连接,FPGA分别与U盘读写电路、控制器读写电路连接、SDRAM存储器、FLASH存储器三、JTAG下载接口二,U盘读写电路包括USB芯片和U盘,USB芯片和U盘连接。本发明的优点是:利用现有的控制器读写电路和U盘读写电路,正式程序模式中控制器读写电路用于和其他设备电气设备通信,U盘读写电路用于故障录波;更新程序模式中,控制器读写电路和U盘读写电路能够分别实现FPGA程序的烧写,这样正式程序程序模式和更新程序模式都使用控制器读写电路和U盘读写电路,由于分时分别实现的,功能实现互不影响,结构简单。
技术关键词
FLASH存储器
FPGA芯片
SDRAM存储器
USB芯片
RS485芯片
通讯电路
程序
拨码开关
主控板
控制器
供电模块
U盘数据
通信接口
读取U盘
端口
系统为您推荐了相关专利信息
开关量数据
FPGA芯片
数据分类
船舶信息技术
检测链路状态
主控芯片
FPGA芯片
控制芯片
FPGA程序配置
指向角
全局时钟
USB通信方法
FPGA芯片
USB芯片
时钟管理器
温度数据采集电路
动车组轴箱
齿轮箱电机
FPGA芯片
核心板
FPGA芯片
功能模块
静态时序分析方法
FPGA时序分析
建模方法