基于Transformer解码器的高速通信链路发送器建模方法

本发明公开了一种基于Transformer解码器的高速通信链路发送器建模方法，该方法通过将输入信号参数化，建立一个编码器‑解码器架构的深度学习模型，包括非序列编码器和Transformer序列解码器，在给定输入信号情况下，预测发送端的输出信号。编码器处理输入信号参数，生成上下文向量，随后传递至传入解码器。解码器利用上下文向量和发送器输出信号序列，为序列中的每个点逐一生成类别概率分布。模型通过随机掩码策略训练，并采用非自回归解码及滤波技术进行推理，实现并行输出序列预测，并通过一次信号滤波得到最终输出。与传统仿真技术相比，该方法大幅提高了仿真速度，并保持很小的误差。