摘要
本发明公开了一种EDA中分层式设计规则检查系统与方法,用于集成电路设计的高效和精确设计规则检查。该系统通过结合初级违规检测、卷积神经网络(CNN)违规分类和高级GPU并行算法的精准分析,形成了一个多层次的检查流程。该方法首先使用基于决策树的初级违规检测模型快速筛选潜在的设计规则违规,然后通过CNN违规分类器对违规类型进行详细分类,后端设计者查看该违规类型是否清晰明了,如若不够清晰,最后利用高级GPU并行算法对违规进行精细分析,确保检查结果的准确性。本发明的系统和方法显著提升了设计规则检查的效率和准确性,通过层次化检查缩短了设计周期,具有重要的工业应用价值和市场潜力。
技术关键词
违规检测模型
设计规则检查
集成电路设计
并行算法
扫描线算法
分类器
扰动技术
决策树模型
加速处理单元
布局
深度学习算法
数据传输模块
图像处理器
多边形
版图
检查方法
特征选择
分层
多层次
系统为您推荐了相关专利信息
无片外电容
栅极
负载瞬态
集成电路设计技术
节点
二次规划模型
多项式
偏差
拉格朗日对偶
计算机可执行指令
数据流架构
动态可重构
可重构芯片
编程
数据传输配置