一种芯片多级比较器

本发明公开了一种芯片多级比较器，包含依次连接的第一预放大器、第二预放大器和作为锁存器的动态可再生比较器，第一预放大器、第二预放大器及动态可再生比较器的使能信号均为独立信号，其中第二预放大器的使能信号EN2为通过延时的第一预放大器的使能信号EN1，动态可再生比较器的使能信号EN3为通过延时的第二预放大器的使能信号EN2。本发明对多级动态比较器每一级放大器采用独立的使能信号，并且通过在前后级放大器的控制信号之间增加适量的延迟，待前一级放大器开启一段时间并产生足够的差分输出之后，再开启后级放大器，由此可以确保后级放大器在开启时的差分输入不为0v，有效避免噪声和失调电压的影响，从而提高多放大器的比较精度和速度。