一种应用于高速串行接口的高精度接收机均衡器

本发明涉及一种应用于高速串行接口的高精度接收机均衡器，包括模拟前端AFE模块与判决反馈均衡器DFE模块；在模拟前端模块中，经信道传输的信号首先进入阻抗匹配模块，之后依次经连续时间线性均衡器CTLE与可变增益放大器VGA模块均衡后的信号进入DFE模块；DFE模块包含依次连接的减法器、DFE均衡模块、解串器，以及自适应算法模块四部分，自适应算法模块根据解串器输出的数据信号自适应调节DFE均衡模块的权重系数。解决了VGA模块不具备较大范围可调节增益、DFE模块中数据速率较高出现的时序约束与时钟采样频率要求过高的问题，改进的可变增益放大器，采用两级设计并在输出端设计负电容结构；判决反馈均衡器DFE：5抽头半速率预测式结构实现；自适应算法模块实现。