面向YOLOv5枣类创伤目标检测的FPGA硬件加速系统、方法、存储介质和电子设备

本发明公开了一种面向YOLOv5枣类创伤目标检测的FPGA硬件加速系统、方法、存储介质和电子设备，包括ARM端、FPGA端、AXI总线以及外部存储设备SD卡；ARM端负责读取DDR中的数据、各个模块初始化、调度整个YOLOv5算法网络的前向推理、Yolo Head检测和非极大值抑制得到检测框；FPGA端主要包括步长为2和1的3×3卷积IP、步长为1的1×1卷积IP、上采样IP、步长为2的5×5最大池化IP以及矩阵加法IP；ARM端和FPGA端通过AXI总线连接。本发明通过采用了单个计算单元分时复用的架构，同时采用了最大分块传输计算的策略，极大地减少了FPGA资源量的占用，具有较高的可靠性和实时性。