摘要
本发明公开了一种检查芯片内部电源网络供电能力的方法,包括如下步骤:步骤S1:在芯片设计中提取所有IP核并获取各个IP核的面积;步骤S2:获得芯片设计中各个IP核中电源和接地引脚(PG PIN)所在的金属层与其上层金属的通孔(VIA)数量;步骤S3:计算出各个IP核在相应金属层上的VIA密度;步骤S4:将计算得到的各金属层的VIA密度与各金属层预设的VIA密度作对比,当有某一金属层的VIA密度小于预设的VIA密度,则认定不满足VIA密度要求,说明IP核的供电存在风险。采用本发明技术方案,有助于提高芯片设计效率,减少无效工作和设计迭代次数,从而缩短芯片设计周期。
技术关键词
电源
芯片
网络
密度
IP核
布图规划
通孔
脚本
覆盖率
风险
指令
坐标
阶段
周期
间距
电压
信号
系统为您推荐了相关专利信息
火炮身管
注意力机制
直方图均衡化
数据
残差结构
生成器网络
可视化场景
GAN网络模型
场景构建系统
数字孪生模型
旅游智能
深度神经网络方法
旅行伴侣
定制化旅游
摄影单元