一种基于FPGA的SM4加密方法

本申请公开了一种基于FPGA的SM4加密方法，涉及数据加密技术领域，包括：获取待加密的明文数据；在FPGA芯片上配置多个SM4加密核心对待加密的明文数据进行并行加密运算；其中，每个SM4加密核心采用流水线架构，流水线架构包含取数器、轮函数运算器和密钥加器；利用集成在FPGA芯片上的基于物理噪声的提取电路，产生N比特随机数作为每个SM4加密核心的加密密钥；采集握手信号计算每个SM4加密核心的运算效率；根据运算效率，采用优先级调度算法调整各个SM4加密核心之间的FPGA资源分配；在加密运算过程中，采用多项式和逻辑运算混合计算进行功耗均衡，并采用随机等待周期进行时序随机化。针对现有技术中抗差分敏感性弱的问题，本申请提高了抗侧信道攻击能力。