一种基于FPGA的IP核模块调试方法

本申请公开了一种基于FPGA的IP核模块调试方法，涉及数字集成电路技术领域，包括：获取IP核模块的不同异常情况下产生的数据流，作为模拟测试用例；利用设置在FPGA芯片上的支持向量机SVM模型，获取数据流中的特征模式作为异常模式；根据获取的异常模式，设置获取对应异常模式的故障触发条件；根据IP核模块内部的有限状态机FSM的状态变化，设置不同状态下的状态触发条件；根据设置的触发条件和状态触发条件，对IP核模块进行调试；采用设置在FPGA芯片上的程序控制流图解析算法对IP核模块的代码进行静态分析；根据调试结果和静态分析结果，通过关联分析，对IP核模块进行调试。针对现有技术中IP核模块调试效率低的问题，本申请提高了调试效率。