裸芯片及其制造方法、半导体结构以及测试系统

本公开实施例提供了一种裸芯片及其制造方法、半导体结构以及测试系统。所述裸芯片包括：裸芯片主体和缺口结构，裸芯片主体具有相对设置的第一键合面和第一非键合面、以及位于所述第一键合面与所述第一非键合面之间的多个侧壁，所述第一键合面所在平面与每个所述侧壁所在平面相交；缺口结构包括：位于相对设置的两个所述侧壁的至少两个缺口，所述至少两个缺口均显露于所述第一键合面；所述裸芯片主体在所述缺口处形成有支撑面，所述支撑面与所述第一非键合面相对设置，所述支撑面用于在键合强度测试中与测试装置接触。