一种神经网络优化电路

本发明涉及电路技术领域，公开了一种神经网络优化电路，用于目标神经网络，通过全连接神经网络训练单条目标训练数据，即通过全连接神经网络中每层神经网络与同一个输出神经元之间的连接关系对应的权重加相同扰动的方式，来考虑网络的约束，减少了总扰动量，进而最大化收敛效率。并且，对单条目标训练数据进行误差优化，高度并行、计算速度快，具备片上学习能力，训练过程没有开关信号、时钟信号等非连续信号，在严格的数学理论保证下实现快速收敛，全部使用模拟电路，扩展成本低。