摘要
本发明公开了一种基于路径的IP核硬件时间侧信道检测方法,旨在减少信息流追踪逻辑的验证时间开销,有助于快速检测时间侧信道。本发明在设计或者测试阶段验证RTL级硬件设计代码或门级网表,而不考虑已经制造流片的芯片漏洞,目的是在硬件制造之前识别和消除安全漏洞。本发明提取综合后门级网表指定输入到目标输出的最短路径,并为最短路径构造信息流追踪逻辑,最后验证硬件IP核的时间侧信道漏洞。本发明通过提取最短路径,降低信息流追踪逻辑复杂程度,提高安全验证效率。
技术关键词
信道检测方法
逻辑
IP核
信号
门级网表
广度优先搜索算法
队列
综合工具
标签
漏洞
仿真工具
元素
标记
节点
后门
语句
脚本
芯片