一种基于FPGA的Winograd算法卷积加速器

本发明公开一种基于FPGA的Winograd算法卷积加速器，包括以下步骤：量化卷积神经网络模型；将输入特征图分割成等大小的小块，每小块的尺寸大小由卷积神经网络模型的卷积核尺寸大小决定；利用Winograd算法减少的乘法器，尽可能多的并行执行卷积，使Winograd算法卷积加速器在单位时间内实现更高的计算吞吐量。本发明为Winograd算法卷积加速器设计了最大程度上的并行分块策略，利用相同的乘法器实现更高的计算效率。