总线性能测试方法、装置、存储介质及电子设备

本申请提供一种总线性能测试方法、装置、存储介质及电子设备，涉及芯片设计领域。该方法中，电子设备获取芯片设计代码，其中，芯片设计代码设计了待测总线以及能够通过待测总线通信的发送端与接收端；将芯片设计代码加载到仿真环境，并通过仿真环境获取待测总线当前的已用带宽与带宽上限；若已用带宽小于带宽上限，则提高发送端的数据发送速率，以得到待测总线在达到带宽上限后的测试信息。如此，在仿真环境中模拟芯片的运行效果，并在无法达到设计的带宽上限时，自动提高发送端的发送速率以促使待测总线达到带宽上限；从而能够减少了人工干预，缩短了验证周期，提高生产效率。