一种等时设计方法、装置、介质、程序产品及内存架构

本发明公开了一种等时设计方法、装置、介质、程序产品及内存架构，涉及电路设计领域。解决了仅通过管控物理长度无法达到等时要求的问题。具体而言，通过确定目标信号的拓扑结构，并识别影响目标信号传输时延的多个关键因素，这种方法将每个影响因子量化为与时延相关的目标参数。这些目标参数与传输时延之间存在预设关系。根据严格的等时要求，综合所有目标参数进行等时设计，从而确保在复杂的布线条件下，尤其是在同组控制命令地址信号难以从同一层出线的情况下，实现DDR信号的精确等时要求。