一种神经网络训练的模型向Verilog-A语言器件模型的转换方法

本发明公开了一种将基于python语言的神经网络训练模型转换成Verlog_A语言模型的方法，使用python代码将训练后的模型生成符合Verilog_A语法描述的器件模型，包括：描述神经网络结构、读取神经网络生成的模型权重及模型偏置、使用python脚本输出Verilog‑A的模块声明、模型端口，使用脚本进行模型权重的读出，使用脚本进行模型偏置的读出，使用脚本进行神经元输入输出的读出，使用脚本进行神经网络中不同层神经元输入、输出变量的定义，使用脚本定义激活函数，使用脚本定义源漏端口，使用脚本定义归一化操作。使用脚本定义神经元连接关系以及激活函数运算。本发明是一种基于python代码将神经网络训练的模型描述成基于Verilog‑A语言的器件模型，快速的实现了基于python的神经网络训练模型向Verilog‑A语言的模型转化，大幅提高了模型的转换效率进而大幅提高了器件模型训练及电路仿真效率。