基于UVM验证平台的sent接收模块验证系统和方法

本发明涉及基于UVM验证平台的sent接收模块验证系统和方法，通过构建模块级的sent接收模块验证系统，从而支持使用待验证的sent接收模块的设计代码模块作为验证对象，只需集成sent接收模块本身作为待测设计。由于不再需要集成整个电子控制单元芯片或者其他设计组件，因此上述系统可在sent接收模块的设计阶段就可开始验证，大幅提前了验证介入时间并减少了依赖条件。而且系统结合随机错误生产器进行随机错误注入，从而能够产生随机的正确数据和错误数据，以有效完备sent协议中的错误状态，最终实现sent接收模块的激励的随机性和完备性，大幅提升sent接收模块的验证质量。