一种内存训练方法、内存控制器、处理器及电子设备

本申请涉及一种内存训练方法、内存控制器、处理器及电子设备，属于电子电路领域。内存训练方法应用于内存控制器，方法包括：获取初始传输延时范围；其中，初始传输延时范围为理论正确传输DQ数据的传输延时范围；基于初始传输延时范围调节DQS时序信号或DQ数据信号的传输延时，从初始传输延时范围内确定出实际正确传输DQ数据的目标传输延时范围，其中，DQS时序信号、DQ数据信号为内存控制器与内存芯片之间的交互信号；目标传输延时范围小于等于初始传输延时范围，目标传输延时范围为DQ数据信号与DQS时序信号的相对时序裕量。本申请通过内存训练，能提高存控制器与内存芯片之间数据传输的准确性，同时，还可以提高内存训练的效率。