测试电路、测试系统及存储系统

本发明公开一种测试电路、测试系统及存储系统。所述测试电路包括：异步控制模块，被配置为接收若干组初始化地址信息；逻辑算法向量生成模块，与所述异步控制模块耦接，自所述异步控制模块异步获取所述若干组初始化地址信息，对各组所述初始化地址信息进行处理，以异步输出若干组测试地址信息，每组所述测试地址信息与一组所述初始化地址信息对应；错误信息存储模块，被配置为接收响应于各组所述测试地址信息的测试数据信息。所述测试电路、测试系统及存储系统能够缩短芯片测试系统的测试速度。