摘要
本发明属于高清视频采集传输技术领域,公开了一种基于FPGA的视频传输设计方法及系统。该方法通过UDP/IP/MAC接收模块、UDP/IP/MAC发送模块、PHY芯片工作模式配置模块,DDR3SDRAM控制器以及HDMI控制模块的设计,在不调用IP核的情况下,用硬件描述语言Verilog HDL实现以太网视频传输控制器数字电路底层驱动;在无外接物理层芯片下,通过Verilog HDL搭建Verilog HDL驱动电路完成HDMI物理层发送功能,最终完成与上位机的数据交互。本发明最终实现视频数据的高速传输及显示;本发明节省了硬件板卡的面积和成本,提高了系统的通用性、灵活性以及兼容性。
技术关键词
DDR3SDRAM控制器
视频传输
芯片工作模式
硬件描述语言
介质无关接口
时钟同步模块
数据
视频采集传输技术
乘法器电路
控制模块
8b10b编码
系统时钟
接收端
像素点
硬件板卡
发送端
校验算法