摘要
本发明提供一种RapidIO内存读写任意字节长度的实现方法,包括:通信节点和FPGA节点均通过RapidIO总线与RapidIO交换芯片互连;FPGA节点通过对用户逻辑输入的内存写发送或内存读发送的长度字段进行拆包、补齐操作,实现RapidIO内存读写任意字节长度。本发明中FPGA节点通过对用户逻辑输入的内存写发送或内存读发送的长度字段进行拆包、补齐操作,一方面,对于内存写发送,在数据全部发送完成后,再将实际应用数据长度发送出去,解决内存写任意字节长度的问题。另一方面,内存读发送,根据用户逻辑输入的待读取数据长度,对内存读响应接收的数据进行丢弃处理,解决内存读任意字节长度的问题。
技术关键词
内存
控制模块
RapidIO交换网络
RapidIO总线
门铃
数据
接收方
信号
芯片互连
逻辑
通信节点
标识
字段
系统为您推荐了相关专利信息
智能温度控制系统
遮阳设备
通风设备
总量
采集单元
轻量化神经网络
运算加速器
子模块
CORDIC单元
协处理器
授权管理系统
授权管理方法
作业平台
高空作业机械
身份
混配系统
机器学习模型
数据分析模块
表达式
加速度