行地址解码电路、存储器以及芯片

本申请提供了一种行地址解码电路、存储器以及芯片，该行地址解码电路包括：译码模块，用于将地址信号译码为行地址，输出译码信号；驱动模块，用于将译码模块输出的译码信号转换为行选信号；隔离模块，输入端耦接译码模块的输出端，输出端耦接驱动模块的输入端，隔离模块在驱动模块的电源电压高于第一预设阈值时断开，隔离模块在驱动模块的电源电压低于第一预设阈值时导通。本申请提供了一种对低压器件和高压器件进行有效隔离的技术方案。