摘要
本发明属于深度学习加速器集成电路技术领域,特别涉及一种可配置卷积累加处理装置及其方法。包括卷积累加预处理模块、卷积累加控制模块、卷积累加加法阵列模块、卷积累加精度转换模块和卷积累加缓存模块,其中卷积累加控制模块根据卷积累加模式,选择进行累加运算的加法单元以及存储卷积累加运算结果的缓存单元,卷积累加精度转换模块接收来自卷积累加加法阵列模块的累加结果数据,对数据进行饱和截断处理,将卷积累加运算的最终卷积结果存入卷积累加输出缓存单元。本发明支持不同的卷积模式,不同的数据精度,具有与硬件信息匹配可以灵活配置的累加运算,提高卷积神经网络加速计算的并行度,且可扩展性好。
技术关键词
数据缓存单元
条带
精度
模式
多路并行
阵列
卷积神经网络加速
深度学习加速器
标志
控制模块
集成电路技术
通道
参数
因子
矩阵
周期
符号
数值
系统为您推荐了相关专利信息
电力变压器绕组
模式识别方法
模式识别模型
特征参量
电气
监控管理设备
测试头
总线通讯接口
主控芯片
控制接口