一种提高多叠层闪存封装工艺良率和产品可靠性的方法

AITNT
正文
推荐专利
一种提高多叠层闪存封装工艺良率和产品可靠性的方法
申请号:CN202411534335
申请日期:2024-10-31
公开号:CN119542148B
公开日期:2025-10-21
类型:发明专利
摘要
本发明涉及芯片封装技术领域,具体地说是一种提高多叠层闪存封装工艺良率和产品可靠性的方法。包括如下步骤:S1,将若干芯片错位堆叠;S2,相邻芯片之间通过焊线键合,芯片焊盘与焊线处形成焊点;S3,对焊线进行光学检查,观察焊点处是否存在外物沾染;S4,如存在外物沾染,破坏该焊点与上、下层芯片焊盘之间的连接,并进行步骤S5,如不存在外物沾染,则进行下一工序;S5,再次进行光学检查,确认存在外物沾染的焊点已完全孤立。同现有技术相比,在封装工艺环节截断单个不良焊点上、下连接处,避免整个封装体中所有已贴装闪存芯片被报废,从而提高封装工艺良率。
技术关键词
封装工艺 焊点 激光烧蚀 焊线 叠层 闪存芯片 芯片封装技术 微型剪刀 焊盘 错位 良率 机械 基板
添加客服微信openai178,进AITNT官方交流群
驱动智慧未来:提供一站式AI转型解决方案
沪ICP备2023015588号