一种基于VPP与FPGA相结合的高速IPSec网关优化方法及装置

本发明公开一种基于VPP与FPGA相结合的高速IPSec网关优化方法及装置，该方法CPU中的VPP处理模块从网卡驱动程序接收到数据包，并进行初步处理；VPP处理模块识别出IPSec处理的数据流，形成目标数据包；VPP处理模块根据安全策略匹配结果，触发IKE守护进程，进行IKE协商，创建数据传输安全关联；VPP处理模块对需要加解密的目标数据包进行预处理，并将其通过万兆网卡芯片/PCIe通道传递至FPGA；FPGA根据目标数据包的类型，通过设定加解密算法进行加解密处理，并将处理完后的目标数据包返回CPU；CPU根据目标数据包的分片状态，进行重组处理，并将其转发至应用程序进行后续处理。本发明解决了现有IPSec网关设备性能瓶颈和安全性问题，提供了高效、安全的数据加密和解密解决方案。