一种基于时钟扩频技术改善谐波干扰方法

本发明涉及一种基于时钟扩频技术改善谐波干扰方法，在子阵级雷达控制系统中，由数字组件FPGA产生CLK时钟信号作为串行输入数据的采样时钟以及芯片内部逻辑处理的主频时钟，采用跳时扩频原理，将FPGA产生的稳定周期的CLK时钟信号变换为伪随机周期时钟信号。本发明通过将FPGA产生的CLK时钟信号直接转换为伪随机周期时钟信号，对CLK时钟信号进行扩频，使其具有更小的尖峰能量值，解决现有技术中的谐波串扰调制和电磁兼容问题。