一种面向Multi-DNN推理的混合精度FPGA硬件加速器与量化方法

本发明公开了一种面向Multi‑DNN推理的混合精度FPGA硬件加速器与量化方法，涉及神经网络加速器技术领域，包括：处理器、多个计算核心模块、DDR模块和中间数据缓存模块；每个计算核心模块支持高中低中一种运算精度，计算核心模块中计算单元阵列模块由进行三种位宽乘累加运算的计算单元组成；计算单元由FPGA中不同资源实现；量化方法采用高中低三种位宽对神经网络权重数据以层为单位进行量化，采用一种位宽对神经网络层的中间特征图数据进行量化。本发明提出的硬件加速器及量化方法可以提高加速器的硬件利用率、吞吐量以及能效比，能够并行地处理混合精度量化的神经网络负载，优化Multi‑DNN推理的访存带宽和能效。