一种基于芯粒系统内FPGA的DDR3自测试电路及其方法

本发明属于集成电路技术领域，特别涉及一种基于芯粒系统内FPGA的DDR3自测试电路及其方法。包括：电源模块、复位模块、时钟模块、FPGA芯片、JTAG下载模块、PC上位机和DDR3存储器；FPGA芯片分别与电源模块、复位模块、时钟模块、JTAG下载模块和DDR3存储器相连，PC上位机与JTAG下载模块相连；其中FPGA芯片包括：BIST电路、硬件分析仪ILA和存储器接口生成器MIG；其中BIST电路与硬件分析仪ILA和存储器接口生成器MIG之间互连；BIST电路包括：BIST控制器、地址生成器、向量生成器、控制信号生成器、比较器和选择器MUX；本发明通过动态测试电路模块可以实现多种测试算法的切换，从而提高灵活性，提高测试效率，降低测试成本。