可重构计算阵列、重构控制器架构、芯片及重构计算方法

本发明公开了可重构计算阵列、重构控制器架构、芯片及重构计算方法，包括主控模块、状态机模块、计算译码器模块、访存资源控制器模块、重构控制器模块、可重构计算阵列、输入缓冲区模块和输出缓冲区模块；状态机模块通过状态切换，控制整个重构计算过程；重构控制器模块根据计算译码器模块的译码结果配置可重构计算阵列中PE单元的连接方式，实现多种计算功能以完成不同类型的数据计算任务。本发明通过对可重构计算阵列中多个计算单元进行动态配置，使得硬件架构能够根据不同的算法需求进行实时调整，对可重构计算阵列进行精准配置以完成不同的计算任务，而无需为每种任务设计专用的硬件，从而提高芯片配置的灵活性并提高资源利用率。