一种基于TILELINK总线的读写分离的高性能DMA系统架构

本发明提出了一种基于TILELINK总线的读写分离的高性能DMA系统架构，所述DMA系统用于基于TILELINK总线的SOC芯片系统中，包括：分别与所述TILELINK总线连接的两个总线主节点，即读总节点和写总节点，分别用于对TILELINK总线进行数据读取和写入；所述两个总线主节点，分别通过仲裁器ARB，与若干DMA通道双向连接，所述仲裁器ARB用于管理所有DMA通道的读写请求；所述DMA通道另一端与配置寄存器块REG连接，用于配置DMA通道处于不同的工作模式。