基于ATE设备的集成电路拉偏测试方法及系统

本发明涉及集成电路技术领域，具体涉及一种基于ATE设备的集成电路拉偏测试方法及系统，包括以下步骤：上位机通过GPIB与ATE设备连接，启动上位机软件，启动相应的测试项目；控制ATE设备进行电压拉偏测试，得到芯片的最低和最高运行电压，同时进行频率拉偏测试，得到芯片最高运行频率；在芯片最低和最高运行电压的之间选取固定的电压步进值进行频率拉偏测试；根据拉偏的结果绘制组合拉偏二维结果图，得到芯片的最佳工作电压和频率范围。本发明能确定集成电路的电源电压和时钟频率的极限值，探测其边界和冗余情况。通过可靠性试验前后的拉偏测试，可评估性能退化。