一种时序签核方法及装置、电子设备、存储介质

本发明实施例公开一种时序签核方法及装置、电子设备、存储介质，涉及集成电路技术领域，能对立体集成芯片进行有效时序签核。所述方法包括：生成待签核芯片的备选签核策略集合，待签核芯片通过至少两颗晶粒的立体集成得到，备选签核策略集合包括至少一条备选签核策略，每条备选签核策略包括待签核芯片中的每颗晶粒所采用的时序标准差计算模型；对于每条备选签核策略，根据该条备选签核策略中各晶粒所采用的时序标准差计算模型，确定该条备选签核策略下对应的芯片签核场景数及对应的芯片标准差；根据每条备选签核策略所对应的芯片签核场景数及所对应的芯片标准差，从备选签核策略集合中选择一条备选签核策略作为目标策略；根据目标策略对待签核芯片进行时序签核。