芯片自检方法、装置、芯片及存储介质

本申请公开了一种芯片自检方法、装置、芯片及存储介质，应用于芯片，芯片包括第一存储模块、第二存储模块以及注错模块，第一存储模块通过第一通道与芯片进行信息交互，第二存储模块通过第二通道与芯片进行信息交互，该芯片自检方法包括：将第一存储模块中的主堆栈的指针指向第二存储模块；主堆栈为第一通道发生错误后的操作栈；控制注错模块向第一通道注入错误信息；进行自检操作；在自检操作结束后，将主堆栈的指针重新指向第一存储模块。由此，通过调整主堆栈的指针指向，以避免CPU多次通过第一通道访问第一存储模块，从而避免CPU进入锁定状态，以避免MCU无法正常工作，出现无法判断自检是否通过的情况。