摘要
本发明公开了一种计算核模块、多核通信系统、多核通信方法及车辆。计算核模块包括处理器单元和中断生成单元;处理器单元包括存储单元,在存储单元中预先划分至少一个存储子单元,一个存储子单元用于独立存储一个其他计算核模块写入至本模块的数据;在中断生成单元中预存各存储子单元的地址范围;中断生成单元,用于在处理器单元的数据控制接口处检测到写入至目标存储子单元的数据满足读取条件时,生成针对目标存储子单元的目标中断信号,并将目标中断信号发送至中断控制单元;中断控制单元设置于处理器单元内部,用于根据目标中断信号,控制处理器单元从目标存储子单元中读取数据进行处理。本发明实施例以硬件自动产生中断的方式实现高效的核间通信。
技术关键词
中断控制单元
多核通信系统
数据项
存储单元
模块
通信方法
信号
神经网络处理器
图形处理器
控制接口
中央处理器
建立通信
车辆
处理单元
异构
内存
系统为您推荐了相关专利信息
LLC电路
整流模块
信号处理电路
采样电路
IC芯片