时钟信号正交相位误差校准装置、方法及芯片

本发明实施例公开一种时钟信号正交相位误差校准装置、方法及芯片，涉及时钟电路技术领域，便于实现对时钟信号正交相位误差的校准。所述装置包括：DLL环路，配置为生成多组正交相位时钟信号；相位误差检测模块，用于根据相邻两组正交相位时钟信号的相位差进行比较，输出相位误差信息；相位校准模块，包括：延时链路和数字状态机，所述延时链路位于所述DLL环路内部，所述延时链路包括多个级联的延时单元，所述数字状态机的第一引脚与所述相位误差检测模块相连，所述数字状态机的第二引脚与所述延时链路的每个延时单元相连，配置为根据所述相位误差信息控制所述延时链路中的至少一个延时单元，以校准所述正交相位时钟信号的相位误差。本发明适用于时钟信号传输及控制等应用场景中。