一种硬件安全漏洞知识图谱辅助的Verilog安全代码生成方法及装置

本发明公开了一种硬件安全漏洞知识图谱辅助的Verilog安全代码生成方法及装置，该方法首先根据用户输入的硬件代码生成任务的自然语言描述，将硬件代码生成任务分解为若干子任务，提取信号、状态转换和电路代码示例。其次获取硬件安全漏洞数据，自顶向下构建硬件漏洞安全知识图谱。然后根据子任务的自然语言描述、信号、状态转换和电路代码示例生成Verilog代码。最后基于硬件漏洞安全知识图谱，对Verilog代码进行安全漏洞检测并修复安全漏洞，生成安全Verilog代码。本发明提升了硬件代码生成的效率和安全性，同时具备灵活性和扩展性，并降低了实施复杂性。