基于多工位并行的芯片测试装置及优化方法

本申请提供了一种基于多工位并行的芯片测试装置及优化方法，涉及芯片测试技术领域，包括：按照第一优先级序列执行第一测试环节的芯片测试，输出第一测试结果集合；根据第二关联特征进行特征提取，得到第二特征集，将第一测试结果集合和第二特征集输入第二故障预测单元，输出第二预测概率集；根据第二预测概率集设置第二优先级序列执行第二测试环节的芯片测试。通过本申请可以解决现有芯片测试方法，由于无法对芯片故障风险进行准确评估，导致芯片测试优先级设置不合理，造成测试资源利用率低下，影响芯片测试效率的技术问题，可以提高芯片测试优先级设置的科学性和精准性，更早地发现和处理潜在故障，减少后续测试时间。