一种数字签名算法的硬件处理装置

本发明实施例提供了一种数字签名算法的硬件处理装置，装置包括：控制逻辑模块、杂凑模块、格计算模块、签名逻辑模块和认证逻辑模块；控制逻辑模块，用于接收输入数据，将输入数据输入杂凑模块生成随机多项式；将杂凑模块生成的随机多项式输入格计算模块，进行格运算；调用所述签名逻辑模块对格运算结果签名生成签名值；调用所述认证逻辑模块验证签名值的有效性。本发明实施例将格杂凑模块和计算模块单独提出来而非放在签名逻辑模块和认证逻辑模块内部，使得控制逻辑模块能够直接调用杂凑模块生成随机多项式，调用格计算模块进行格运算，提高了资源的利用率，优化了算法的运行速度，实现整体计算性能的提升。